Читайте только на Литрес

Raamatut ei saa failina alla laadida, kuid seda saab lugeda meie rakenduses või veebis.

Основной контент книги Практикум по проектированию на языках VerilogHDL и SystemVerilog
Tekst PDF

Raamatu kestus 118 lehekülge

0+

Практикум по проектированию на языках VerilogHDL и SystemVerilog

3-е изд., стер.
Читайте только на Литрес

Raamatut ei saa failina alla laadida, kuid seda saab lugeda meie rakenduses või veebis.

€4,70

Raamatust

Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации Verilog HDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различных этапов методики проектирования. Предназначено для студентов, обучающихся по направлению «Информатика и вычислительная техника» и других специальностей, связанных с разработкой цифровых устройств и систем.

Logi sisse, et hinnata raamatut ja jätta arvustus
Raamat «Практикум по проектированию на языках VerilogHDL и SystemVerilog» — loe veebis. Jäta kommentaare ja arvustusi, hääleta lemmikute poolt.
Vanusepiirang:
0+
Ilmumiskuupäev Litres'is:
10 august 2021
Objętość:
118 lk
ISBN:
978-5-8114-7341-0
Üldsuurus:
1.2 МБ
Lehekülgede koguarv:
118
Tekst PDF
Средний рейтинг 4,5 на основе 6 оценок
Tekst PDF
Средний рейтинг 5 на основе 4 оценок
Tekst PDF
Средний рейтинг 5 на основе 1 оценок
Tekst PDF
Средний рейтинг 4,1 на основе 21 оценок
Tekst PDF
Средний рейтинг 4,8 на основе 4 оценок
Tekst PDF
Средний рейтинг 5 на основе 2 оценок
Tekst PDF
Средний рейтинг 3,1 на основе 15 оценок
Tekst PDF
Средний рейтинг 3,5 на основе 2 оценок