Raamatud, mis sarnanevad «Языки VHDL и VERILOG в проектировании цифровой аппаратуры», А. К. Поляков
Средний рейтинг 0 на основе 0 оценок0 Средний рейтинг 5 на основе 8 оценок58 Средний рейтинг 5 на основе 1 оценок51 Средний рейтинг 3,6 на основе 9 оценок3,69 Средний рейтинг 5 на основе 3 оценок53 Средний рейтинг 0 на основе 0 оценок0 Средний рейтинг 2,8 на основе 5 оценок2,85 Средний рейтинг 4,1 на основе 9 оценок4,19 Средний рейтинг 4 на основе 1 оценок41 Средний рейтинг 4,6 на основе 9 оценок4,69 Средний рейтинг 3,8 на основе 4 оценок3,84 Средний рейтинг 4 на основе 4 оценок44 Средний рейтинг 1 на основе 1 оценок11 Средний рейтинг 3,5 на основе 13 оценок3,513 Средний рейтинг 4,1 на основе 8 оценок4,18 Средний рейтинг 4,1 на основе 8 оценок4,18 Средний рейтинг 4,3 на основе 3 оценок4,33 Средний рейтинг 3,7 на основе 7 оценок3,77 Средний рейтинг 4,2 на основе 18 оценок4,218 Средний рейтинг 3,4 на основе 5 оценок3,45 Средний рейтинг 5 на основе 2 оценок52 Средний рейтинг 3,7 на основе 6 оценок3,76 Средний рейтинг 2 на основе 2 оценок22 Средний рейтинг 5 на основе 4 оценок54 
